各种控制设备都要求开机加电瞬间,控制端输出为零电平,目前DA芯片都规定上电后输出最小值,如DA量程设成+-10V输出,开机后输出就会是-10V,如在控制卡上加FPGA上电清零电路,让DA输出变成零伏输出,加载过程要500ms左右,这样在输出端就会出现500ms的-10V脉冲。这种脉冲对很多应用现场都会产生不良影响吗?
共4条
1/1 1 跳转至页

2楼
加个延时启动的电开关,或者继电器就好了。
大脉冲的影响要看具体应用。既然已经是±10V的输出,理论上接受±10V量程内的任意幅度信号,应该都不受影响

3楼
您这个问题是模块上电顺序的问题了。DA的前端需要500ms的稳定时间,则后端就要延迟上电750ms左右,估计他可能怕后端设备接收到信号后有误动作。
共4条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 |