问题现象：
当SOC(927 LVDS输入端)设置为54Mhz时，CLK幅度为48mV左右，但是928 LVDS输出端 CLK幅度出现衰减24mV左右，与927输入信号不一致，
当我们把CLK频率降低为20Mhz时，927输入端与928输出端并不会出现衰减现象。
需求：
LVDS CLK信号传输一致，不出现衰减。
927 LVDS输入端附图：
928 LVDS输出端附图：
| 打赏帖 | |
|---|---|
| 【STM32F769】AI之与本地deepseek对接被打赏50分 | |
| Buck电路工作在CCM模式下电感电流的计算公式是什么？被打赏5分 | |
| buck电路工作原理被打赏5分 | |
| 基于MSPM0L1306的MODBUS-RTU协议通讯实验被打赏100分 | |
| 我想要一部加热台+多合一调试工具被打赏18分 | |
| 每周了解几个硬件知识+485硬件知识分享被打赏10分 | |
| 【换取手持数字示波器】树莓派PICO调试器官方固件本地化部署实践被打赏24分 | |
| 【换取手持数字示波器】分享一个KEIL无法识别CMSIS-DAP调试器的解决办法被打赏20分 | |
| 【换取手持数字示波器】分享一个自制的ArduinoNano扩展板底板被打赏23分 | |
| 【换取手持示波器】树莓派PICOW网页烟花被打赏18分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂