问题现象：
当SOC(927 LVDS输入端)设置为54Mhz时，CLK幅度为48mV左右，但是928 LVDS输出端 CLK幅度出现衰减24mV左右，与927输入信号不一致，
当我们把CLK频率降低为20Mhz时，927输入端与928输出端并不会出现衰减现象。
需求：
LVDS CLK信号传输一致，不出现衰减。
927 LVDS输入端附图：
928 LVDS输出端附图：
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
