问题现象：
当SOC(927 LVDS输入端)设置为54Mhz时，CLK幅度为48mV左右，但是928 LVDS输出端 CLK幅度出现衰减24mV左右，与927输入信号不一致，
当我们把CLK频率降低为20Mhz时，927输入端与928输出端并不会出现衰减现象。
需求：
LVDS CLK信号传输一致，不出现衰减。
927 LVDS输入端附图：
928 LVDS输出端附图：
 我要赚赏金打赏帖 |
|
|---|---|
| bsp_log：RTT分级日志封装被打赏￥16元 | |
| J-LinkRTT常用API函数讲解被打赏￥14元 | |
| 【S32K3学习整理】S32K388 四核启动被打赏￥23元 | |
| 【S32K3学习整理】Lockstep和Decoupled 模式被打赏￥28元 | |
| 嵌入式芯片调试神器-J-LinkRTT被打赏￥21元 | |
| 人体红外PIR感应传感器使用(ESP32S3)被打赏￥26元 | |
| 一种有效完成脚本程序测试的方法被打赏￥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏￥33元 | |
| 开箱一块k230被打赏￥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏￥33元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
