网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » SOPC设置的IO口是下降沿中断输入方式，为什么会把外部信号拉低呢？

共3条 1/1 1 跳转至页

SOPC设置的IO口是下降沿中断输入方式，为什么会把外部信号拉低呢？

zyz881216
助工
2010-08-30 16:33:40     打赏
如题，7289的键盘芯片的中断输出口，当有按键时，出发出一个低脉冲，平时处于高电平，用FPGA的IO口采集下降沿中断，可是每次中断来的时候，出现下降沿后，7289无法跳回高电平，断开和FPGA的连线就能回到高电平，应该是FPGAIO口的问题吧，SOPC设置的IO口实下降沿中断输入方式，为什么会把外部信号拉低呢？请教高手
回复
收藏
0



关键词： 设置     下降     中断     输入     方式     为什么     会把     外部         

zyz881216
助工
2010-08-31 18:23:12     打赏
2楼
我用的Altera的ep2c8芯片，IO口设置成输入，中断方式为下降沿中断，有边沿捕获寄存器，今天又试了下，发现进入中断后无法清除 edge_capture 了，一直在中断中出不来了，关中断能出来，关键是边沿捕获寄存器怎么无法清零了？？ 还有debug的时候出现 resource 'sys/alt_irq.h' not found 可是这个文件实际上是存在的啊，我查看了。不知道怎么回事，我用的nois9.1,以前的9.0好像也是这样，网上有人说是bug，不知道大家是不是这样的

评论
zyz881216
助工
2010-09-02 23:38:14     打赏
3楼
我的问题解决了，是7289芯片的问题，好像按键后总是不对它操作或复位会使中断口的电平不确定，用示波器探头一碰都会出方波，正常工作后就都好了，这东西有点怪啊，总算是解决了 我单独做了个按键以产生低脉冲，确定不是FPGA的问题，算以就是7289的事了。

评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]