STM32的FSMC的SRAM的时序计算((ADDSET + 1) + (DATAST + 1)) × HCLK = max (tWC, tRC)
DATAST × HCLK = tWP
DATAST必须满足：
DATAST = (tAVQV + tsu(Data_NE) + tv(A_NE))/HCLK – ADDSET – 4
这是SRAM的时序计算公式，现在我 Twc=12ns Trc=12ns, Twp=8ns, Tavqv=12ns, Tsu+Tv=36ns;时钟为72MHz;
现在 我计算 DATASET=(48/13.89)-4=3.45-4;
而例程的时序 DATASET=0x02; ADDSET=0;
这是为什么？
麻烦大神们给解释一下！！！！
先谢谢 大神们！！！！！！
| 有奖活动 | |
|---|---|
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 打赏了！打赏了！打赏了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
