向各位大神求助GTX问题！！用xilinx的Vivado中的7 Series FPGAs Transceivers Wizard v3.5 在VIRTEX-7 VC707板上用光口传输数据，一块板自收发的时候，传输它example design中自带的以16组数据（每组数据为80bits,其中有32位全零，32位数据，以及16位的周期标志）为周期的数据的时候正确，但是换为以57组数据为周期的时候就会偶尔大约十几个周期在一个周期的头数据处出现一次错误，请问大神们应该如何修改？这个IP核与传输数据周期有关的地方在哪里？如何调整呢？多谢各位啦！
我用的example design就是由7 Series FPGAs Transceivers Wizard v3.5 生成的。然后是在一块VIRTEX-7 VC707板上用光口传输数据，自发自收。
以16,32或者64组数据为一个周期传输时没有错误（硬件稳定性就应该没有问题吧），但是以57组数据为一个周期时就会出错。。。请问大神们是这个IP核对传输数据周期有限制吗？？只能16，32或64？？但是我在手册里面没有找到相关说明啊？？我传两个手册恳请大神们指出！
本人小白，还请大神们详细指点哈~
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂