我想知道如何在运行时计算设计中使用的时钟频率(设计使用时钟组件),尤其是组件内部的时钟,例如 UART。
例如,使用 clock_getSourceRegister () 返回 CYCLK_SRC_SEL_SYNC_DIG,它等于(未分割)的 PLL
输出。 所以,我知道来源,但我不知道源频率。 我想我必须通过时钟树向后计算,对吧? 我找不到任何 API
或至少是固定的预处理器定义来获取相应的值。
对于像 UART 这样的组件内部时钟,它似乎更加复杂,因为无法访问时钟 (API)。
共1条
1/1 1 跳转至页
如何在运行时计算设计中使用的时钟频率?
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
“我踩过的那些坑”主题活动——第002期 | |
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |