EEPW论坛

我想问一些关于在 PSoC 5LP 上驱动 Delta Sigma ADC 的问题。 首先，简单介绍一下我的用例：我想使用 Delta Sigma ADC 来测量介于 100 nA 到 100 uA 之间的非常小的电流。 我已经证明使用这款设备的先前版本我可以很好地做到这一点，而且准确性相当高。 我使用的是配置为 20 位分辨率的 ADC，最大采样速率约为每秒 180 次。 我还要为它多路复用 14 个输入。
在我的最新版本中，我认为明智的做法是缓冲然后应用低通滤波器，以尽可能为ADC提供最干净的信号。 我首先进行缓冲的原因是我还将该信号发送到比较器以进行快速过流检测。 以下是缓冲器/过滤器的示意图：

但是最近我在数据表中注意到了这个规范：

所以我最大的问题是，在带宽已经很低的时候应用过滤器是不是在浪费精力和金钱（并增加更多的抵消量）？ 在上面的示意图中，截止频率为 50 Hz。 由于稳定时间慢以及所有输入的多路复用，我甚至准备增加该频率。
在你问之前，还有一些细节：我有点坚持低边单端测量，因为我已经用完了 GPIO 了。 不过，我可能会考虑切换到仪表放大器，然后"将感应电阻器"提高到地上以更好地消除噪声（请告诉我对此的想法）。 不过，我也可以说服使用 GPIO 扩展器来重新获得用于差分 ADC 测量的引脚...
这就是要点，我欢迎对这个问题提出任何意见，并提前感谢您的帮助！