问    设计一个自动控制系统，DSP,外设等需要同步的时钟信号
   最先开始我使用MPC9915，该芯片可以产生3个不同频率但是同步的时钟信号
   不知道各位是如何设计的？
   能否使用CPLD处理时钟信号呢？由CPLD实现分频或者倍频功能
   如果可以，在设计的过程中需要注意些什么问题呢？
   谢谢    答 1: 能否告诉我什么是MPC9915？ 答 2: 可以但是注意CPLD的最大收入频率，或者是最大响应时间，就是CPLD的时钟要大于要处理的时钟 答 3: mpc9915 mpc9915是一款处理时钟的芯片
有分频和倍频的作用！
谢谢楼上的仁兄，我去试试：） 答 4: CPLD应该是个很好的选择 答 5: 或许FPGA比CPLD更好处理时钟频率，主要是它内部有PLL 答 6: 敢问上面大虾，PLL为何物，全称是什么？ 答 7: PLL——锁相环(phase lock loop) 答 8: Thanks