EEPW论坛

问 现一项目，用EP1C3T144控制MAX125采集数据，通过ISA总线读取转换结果，FPGA仅完成时序控制以及内置FIFO的功能，现在硬件基本上是通的，我不通过FIFO读转换结果都是对的，通过FIFO转存结果会出现通道数据错位，苦搞N天，无进展，应该是FPGA程序的问题，程序不大，因初次接触FPGA,所以很多疑问，希望牛人指点，若需要报酬可谈。也可交个朋友，以后有什么项目可以一起合作，我也有4年硬件的工作经验。地点在武汉，QQ联系：10376768，验证内容中请注明“项目”。 答 1: 大概是干扰问题，FIFO的速度很快，毛刺就可能产生不必要的读信号，导致数据顺序变乱。 答 2: 也有可能你对FIFO的时序没搞懂也有可能你对FIFO的时序没搞懂