EEPW论坛

　　图1 DS/CDMA解扩解调系统原理框图

　　1  DS/CDMA信号解扩解调的系统模型

　　根据国际上DS/CDMA信号发展的现状，我们希望设计一个可以对DS/CDMA信号进行解扩解调的通用平台，该平台的系统模型如图1所示：

　　分析该系统模型在不考虑噪声与干扰的情况下，该系统的输入信号=，经正交下变频到基带：

　　将上式中各相关运算项分别记作：

　　
         2  基于FPGA来设计CDMA解扩解调的过程无线SOC开发

　　设备实现基于第三代移动通信系统实现的关键技术基础，采用大规模FPGA作为设备实现的硬件平台，可作为直接序列扩频/码分多址信号接收的通用处理平台。拟定CDMA解扩解调模块的总体方案框图如图2.1所示。

　　中频AGC单元控制70MHz中频输入信号的输入能量，经器件AD6640采样后送入FPGA信号处理模块进行数字下变频到I/Q路基带，再将I/Q路基带信号送入并行检测模块进行用户检测；并行检测模块采用大规模可编程逻辑器件ALTERA公司的EP2C70F672来实现，主要是通过并行匹配滤波器来完成搜索范围之内的PN码，被检测出来的PN码再反馈送入FPGA信号处理模块进行解扩解调处理。FPGA信号处理模块采用ALTERA公司的EP2S60F672来实现，该部分由16个模块组成，每一个模块都可以完成地址码捕获与跟踪、相关解扩、相位估计、基带解调等功能，输出维特比软判决数据信号；主控单元也在EP2S60F672中设计实现，该单元完成DDS控制、ADC采样频率配置、载频初始化配置、地址码配置、工作状态检测等功能，各种配置与检测信息通过网络接口用计算机控制输入。无线SOC开发平台499元 S3C44B0 ARM7开发板378元 S3C2410 ARM9开发板780元 AT91SAM7S64 ARM7

　　图2 CDMA信号接收设备总体方案框图

　　3  几个关键模块的实现过程

　　中频处理与ADC单元主要由中频自动增益控制、带通/低通滤波、DDS采样时钟发生器、中频ADC采样这几个模块组成，采用速率是码片时钟N倍的时钟作为采样时钟，然后将采样后的数据送入FPGA中。

　　基带接收处理单元由数字正交下变频、时钟基准DDS、可控地址码产生、多路并行地址码搜索捕获、数字内插码片跟踪、码分信道估计（幅度、相位估计、SIR估计）、多路数据相关解扩、差分相干解调数据接口（不含数据帧恢复）这些部分组成，主要完成信号的接收解扩解调功能。

　　主控单元主要由初始化配置（载频配置、地址码配置、工作状态配置）、工作状态检测（捕获指示、同步指示、接收状态等）、控制接口处理（网络接口）、RS-232接口等模块组成。MCU总线与基带处理单元相连，用于参数配置控制、工作状态信息采集与显示、外部通信等功能；网络接口主要完成硬件和计算机的数据交换；RS-232接口主要控制液晶的显示以及键盘输入。

    结束语：基于DS/CDMA信号解扩解调的基本原理，结合大规模逻辑器件FPGA的优点，本文作者创新的提出设计一个通用的解扩解调平台，该平台既可以用于CDMA信号蜂窝基站接收机的核心模块，也可以用于卫星CDMA信号的解扩解调；该平台已经在基站接收机上得到了应用和验证，实践证明该模块搜索速度快，同时解扩解调的用户数达到了16个，解扩解调的效率极高。由于该模块采用ALTERA公司的大规模FPGA器件，所以很容易转换成用于ASIC电路，有很广阔的应用价值。