在外扩外部设备,flash或sdram的时候,需要通过cpu的寄存器来设置Tcos,Tacs,Tacc等一些时间的设置以达到时序的匹配。
问题:
1.与此相关的时间参数究竟有哪些(除了Tcos,Tacs,Tacc),这些参数的真正含义是什么?对于软件开发人员需要注意什么呢?
2.这些值究竟如何设置,才能达到一个时序的匹配?是否有一个什么公式(比如setup time和hold time达到什么样的要求就可以了)?
3.怎么样通过看cpu和外部设备的时序图,来取一个合适的值呢?
共3条
1/1 1 跳转至页
时序匹配
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 | |
【分享评测,赢取加热台】使用8051单片机驱动WS2812被打赏40分 | |
【换取逻辑分析仪】rtthread添加RRH62000传感器驱动-基于野火启明6M5被打赏48分 | |
换逻辑分析仪+Verilog多输入门被打赏27分 |