EEPW论坛

提点个人看法：
2.这句话是自身矛盾的。为什么为了达到1Mhz的采样率，好芯片要更高的时钟？

103当然可以用和101同样的时钟并达到1Mhz的采样率。
但因为103的APB2可达72MHz,而101的APB2只可达36MHz，如果用户想使用APB2的其他外设，用户会不希望为了配合ADC的14M而采用低的时钟。所以这句话可以这样说：“在不影响ADC最高采样率的情况下，APB2最高可跑到56M"

3.采样时间和采样周期是两个概念。采样时间是整个ADC性能的重要参数。（请参考采样示波器的“采样”的概念）

103的DATASHEET有的，"ADC characteristics"
tS Sampling time， fADC = 14 MHz， 0.107 μs ，就是1.5×1/fADC

4.您在上面提到的采样时间的选择，AD转换周期(TCONV) = 采样时间+ 12.5个周期。如何选择？依据是什么？
要看外接的等效输入电阻及电容。103的DATASHEET上有一个公式
R(AIN)<ts/(f* C*ln(2 exp(N+2)))
还有一个图表
Ts (cycles) tS (μs) RAIN max (kΩ)
1.5 0.11 1.2
7.5 0.54 10
13.5 0.96 19
28.5 2.04 41
41.5 2.96 60
55.5 3.96 80
71.5 5.11 104
239.5 17.1 350




5.我上面提到的“模拟信号的最大带宽”这个概念，我在坛上关注了大半年，发现大家从未讨论过。而这对用好ADC是很重要的。

同样拿示波器举例，示波器前端有运放，再接ADC。对于运放，一般才提”模拟信号的最大带宽“，但对于后面的ADC，重要的指标是采样、保持、转换时间，根据Nyquist采样定律，至少2倍采样率才能重现波形，而通常做法是4~10倍，所以对于103，一定要提“模拟信号的最大带宽”这个概念的话，有工程意义上的值是1M/4~10 约为250k～100k。