EEPW论坛

借助性能、逻辑利用率和编译时间优势，加速产品面市，提高团队设计效率

2008年5月20号，北京 —— Altera公司 (NASDAQ: ALTR) 今天发布Quartus^® II 软件8.0，支持公司的 40-nm Stratix^® IV FPGA 和 HardCopy^® ASIC，延续了公司在设计软件性能和效能上的领先优势。 和最相近的竞争软件相比，这一版本的 Quartus II 软件在高端 FPGA 上平均快出两个速率等级，编译时间缩短了3倍。8.0版增加了新的效能特性，支持业界最先进的 FPGA，进一步印证了Altera帮助FPGA设计人员获得最佳性能和效能的承诺 ( 请参考相关的发布“Altera发布业界的首款40-nm FPGA和HardCopy ASIC)。

在过去5年中，Quartus II 软件的高端FPGA编译时间在业界一直是最短的，每年平均缩短20％。客户在Windows平台上使用8.0版来设计Altera的65-nm Stratix III FPGA，和7.2版相比，编译时间缩短 多达50％，平均达到22％。在Linux平台上，编译时间平均缩短 30％以上。采用了多处理器服务器的设计在编译时间上更具优势，借助业界唯一由供应商提供的 FPGA 设计软件以及多处理器支持，编译时间平均还会降低20％。

独占鳌头的效能优势

Quartus II 软件的渐进式编译特性使用户在效能上名列前茅，和标准编译相比，编译时间缩短了近 70％。为帮助设计人员进一步充分发挥渐进式编译的优势，Quartus II 软件8.0提供了新的设计分区规划器。在建立渐进式编译设计分区过程中，交互式图形用户界面 (GUI) 提供实时反馈，例如逻辑资源占用以及分区内时序通路等，帮助设计人员研究并迅速确定最有效的分区方案。

Altera软件、嵌入式和DSP市场总监Chris Balough评论说：“在将产品推向市场的竞赛中，我们的客户一直强调FPGA设计效能的重要性。随着8.0版的发布，Altera的Quartus II 软件体现出明显的效能优势，继续赢得了客户的信任，现在，他们可以采用业界最先进的40-nm FPGA。 ”

Quartus II 软件8.0的其他增强特性

• 新任务窗口： 提供交互式设计流程控制台，指导用户完成 FPGA 设计流程。
• SOPC Builder： 提供渐进式编译支持，为设计库增加关键的知识产权 (IP) 模块，包括JTAG和SPI接口
• 增强 FPGA I/O 规划： 在引脚规划器中增加引脚交换功能，加速电路板开发
• 新的 IP 向导：为成功地使用 Altera PCI Express 和 DDR3 IP提供专门的设计指南和建议
• MegaCore^® IP 库： 集成在 Quartus II 软件中，使用户更方便地使用 Altera 的 IP 内核组合。这一版本新增特性包括 PCI Express Gen2 硬核 IP、5 个新的视频和图像处理内核，并对很多特性进行了改进
• 新的宏功能： Quartus II 软件中新的浮点、延时锁定环以及存储器初始化宏功能有助于加速设计开发

关于Quartus II 软件8.0特性的详细信息，请访问www.altera.com.cn/q2whatsnew。