但是这用8为格雷码的话,要求有8路PLL输出,而且要求移相准确
你所说的“不理想”是什么表现呢? 在FPGA中使用多个相移时钟不是个好方法,违背了同步设计的思想。我见过的一个相移时钟的用法是在DDR2中。