EEPW论坛

制电路板(PCB)是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的
电气连接。随着电于技术的飞速发展，PGB的密度越来越高。PCB设计的好坏对抗干扰能
力影响很大。因此，在进行PCB设计时。必须遵守PCB设计的一般原则，并应符合抗干扰
设计的要求。
　　PCB设计的一般原则要使电子电路获得最佳性能，元器件的布且及导线的布设是很重
要的。为了设计质量好、造价低的PCB。应遵循以下一般原则：
　　1. 布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪
声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后
。再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局
。在确定特殊元件的位置时要遵守以下原则：
　　(1) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁
干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
　　(2)某 些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放
电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
　　(3) 重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热
量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。
热敏元件应远离发热元件。
　　(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整
机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其
位置要与调节旋钮在机箱面板上的位置相适应。
　　(5)应留出印制扳定位孔及固定支架所占用的位置。根据电路的功能单元。对电路的
全部元器件进行布局时，要符合以下原则：
　　1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号
尽可能保持一致的方向。
　　2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、
紧凑地排列在PCB上。尽量减少和缩短各元器件之间的引线和连接。
　　3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器
件平行排列。这样，不但美观。而且装焊容易。易于批量生产。
　　4)位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩
形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时。应考虑电路板所受的机械强
度。
　　2。布线 布线的原则如下；
　　(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合
。
　　(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值
决定。当铜箔厚度为0.05mm、宽度为1~15mm 时。通过2A的电流，温度不会高于3℃，因
此。导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.02~0.3mm
导线宽度。当然，只要允许，还是尽可能用宽线。尤其是电源线和地线。导线的最小间
距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路
，只要工艺允许，可使间距小至5~8mm。
　　(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此
外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必
须用大面积铜箔时，最好用栅格状。这样有利于排除铜箔与基板间粘合剂受热产生的挥
发性气体。
　　3.焊盘焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一
般不小于(d+1.2)mm，其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.
0)mm。PCB及电路抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，这里
仅就PCB抗干扰设计的几项常用措施做一些说明。
　　（1）电源线设计根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻
。同时、使电源线、 地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
 
　　（2）地段设计地线设计的原则是：
　　　1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量
分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联
接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面
积地箔。
　　　2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化
，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如
有可能，接地线应在2~3mm以上。
　　　3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多
能提高抗噪声能力。
　　（3）退藕电容配置PCB设计的常规做法之一是在印制板的各个关键部位配置适当的
退藕电容。退藕电容的一般配置原则是：
　　　1)电源输入端跨接10 ~ 100uf的电解电容器。如有可能，接100uF以上的更好。
　　　2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不
够，可每4~8个芯片布置一个1 ~ 10pF的但电容。
　　　3)对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片
的电源线和地线之间直接接入退藕电容。
　　　4)电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两
点：
　　　在印制板中有接触器、继电器、按钮等元件时。操作它们时均会产生较大火花放
电，必须采用附图所示的 RC电路来吸收放电电流。一般R取 1 ~ 2K，C取2.2 ~ 47UF。
　　　CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
--

　　在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一
个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪
声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计
的一种常规做法，配置原则如下：

　　●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用
100uF以上的电解电容器的抗干扰效果会更好。

　　●为每个集成电路芯片配置一个0.01uF的陶瓷电容器。如遇到印制电路板空间小而
装不下时，可每4～10个芯片配置一个1～10uF钽电解电容器，这种器件的高频阻抗特别
小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小（0.5uA以下）。

　　●对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件，应在芯片
的电源线（Vcc）和地线（GND）间直接接入去耦电容。

　　●去耦电容的引线不能过长，特别是高频旁路电容不能带引线