一个简单的同步计数器:
module counter(clk, rst_n, cnt);
input clk;
input rst_n;
output[3:0] cnt;
reg[3:0] cnt;
always @(posedge clk) begin
if(!rst_n) begin cnt<=0; end
else if(cnt<4'd9) begin cnt<=cnt+4'b1; end
else begin cnt<=0; end
end
endmodule
工具为Quartus II 8.1 Web Edition, 器件为EP2C8Q208C8. clk 分配pin27, 如果rst_n分配为pin45/46, 输出正常; 如果rst_n分配为pin30/31, 输出会有额外的一拍的延迟。请问有大虾知道是为什么吗? 多谢!
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |