EEPW论坛

今天不是器件品种匮乏的时代，给你的机会更多的是选择更好或更合适的，而不是过于强求一定让你用晶体管搭出想要的东西。这个时代按理说我们能够设计更符合要求的，性能更好的产品，然而事实并非这样，甚至经常出现“狙击步木仓”玩不过“三八大.盖”的时候，而且这种现象在目前国内的模拟应用中不在少数。

本人也在经常忏悔自己在当初模拟设计学习阶段没有深挖洞广积粮，目前依然有太多“麻爪”的地方，以至于不得不在稍闲下来的时候多摸摸合适的教材，多去理解人家芯片的内部结构，正确合理用人家的芯片，别让老外笑话咱们拿步木仓当烧火棍使用，浪费人家材料。

说道这些不是关键的，关键我们在进行模拟设计的时候关键的环节不能妥协，如果你是老板急于卖便宜东西，为此要让元器件成本作出妥协，这个咱们不讨论。但为做好产品就必须检查如下阵地，坚决不能妥协，噪音不妥些，必要成本不能妥协，关键性能不妥协……应该是N多个不妥协组成你的产品。这和深圳某些贴牌设计思路什么便宜用什么不一样，你的设计如果涉及到很多模拟，必须按部就班玩正道。

这好比一个控制系统，传感器系统中的激励源噪音必须低，稳定性必须好，运放调理部分性能必须用着手头有余，别人为制造瓶颈入口，抗混叠滤波必须做到御敌于门外，AD品种选择合理，尽量能吃啥都能拉出来，基准必须稳定性压倒一切，模拟部分电源不能是“脏了吧唧”，涉及到几十兆主频的MCU也要注意距离产生美的不变真理……

一点不是万能的建议，学学Robert A. Pease爷爷的做法，敢于去测量评估你所用的器件，之后再进行设计，用AD或运放之前最好彻底了解一下性能是否是你想要，这AD需要什么样的电源与之配套，是个吃细粮富家小姐的还是个吃粗粮的二妞，不要因为麻烦而放弃评估，否则也就没有哪家芯片厂商会设计评估板了，就像老婆当年评估我一样，既然都知道你最坏都坏到什么程度了当然也就不担心你的将来有多坏了。

对于运放调理部分的RC的合理采用在消除关键点噪音方面怎么预留也是要逐渐学会；线性LDO电源的输出负载状态如何平衡也要学会，别让这LDO的输出过轻或过重，如果不知道将来情况别忘了输出预留个散耗电阻的位置，这招别人怎么认为无所谓，我还愿意用，包括如何用电容的ESR造出个零点的招数在TI的网站上都会有说明，这对用LDO的哥们偶尔也会有无心插柳也成荫的感觉，这大概也是模拟巧妙的地方吧，谁也说不清还有多少块柳荫。

宁愿妥协这份工作不干了，也不愿将来有人说自己设计的东西不是个玩意，这也是一种不妥协的精神，精品的模拟设计思想能够练就你对一生的事业追求，别屈从于成本，哪怕是你半个月没找到合适工作的成本，老板可以告诉你应该省掉两个大洋的LDO，却在关键时刻为你的模拟设计埋下某个祸根，现在是东西卖出去了很难知道设计者的时候，将来会像某些工程一样铭刻设计者的名字一样，那是一种不朽。一样，年轻时别向你不该妥协的去妥协，可以不干这个，但不能砸自己的脚。