“一般来说,DQ,DQS和时钟信号线选择VSS作为参考平面,因为VSS比较稳定,不易受到干扰,地址/命令/控制信号线选择VDD作为参考平面,因为这些信号线本身就含有噪声”
我的问题是,怎么选择参考平面。假如我的电路板分为TOP、VSS、VDD、BOTTOM。那么我的信号线如果从TOP走到了BOTTOM,这个过程参考平面的选择有什么变化吗?
怎么选择参考平面?
我是这样理解的,所谓参考平面,就是一个固定的电平平面。一般为“地平面”或“电源平面”。但往往一个系统中,不止一个“地平面”,比如分模拟地与数字地;也不只一个“电源平面”,因为电源可能有5V,3.3V,2.5V,1.8V等等。
所以关于你所看到的DDR PCB布线规范中的话“一般来说,DQ,DQS和时钟信号线选择VSS作为参考平面,因为VSS比较稳定,不易受到干扰,地址/命令/控制信号线选择VDD作为参考平面,因为这些信号线本身就含有噪声”,只需要保证DQ、DQS和时钟线受到的干扰小就行。如何保证干扰小,就要分析你的参考平面中,哪个参考平面的噪声比较大。占用IO比较多的总线,往往会引入比较大的噪声。比如,你的地址线,设地址位数有24根,当你地址从0x000000突然谈到0xffffff时,会引起24个IO口同时从输出“低”变到“高”,此时由于功率剧烈变化,IO口电源与地上的电流会有比较大的波动,这种波动就是噪声。如果你的IO口供电电压为2.5V,则此2.5V电源平面上,和相应的地平面上,噪声是比较大的。
LZ只提了只言片语,没有全文,不是很清楚要表达的是什么,既然你展开了,不妨说说
显然在这个问题上并非按常规理解的“电平平面”(并且你自己也不是这样理解的)
在高速板、多层板设计中,常常都把整个PCB层GND层或者电源层。。这样做目的有二,一是保证信号线阻抗匹配,二是提供比较好的电流回路,降低EMI,也就是本贴的重点所在。由于这样分层,一般也把这个电源层或者地层叫做“参考平面”,以靠近某一层称作把这个层作为参考平面,高速板所讲的微带线、带状线也是指这个说的
我们都知道,所有的信号,不管是噪声,电源,还是我们关心的数字模拟信号,最终都是要回到电源地的,
上面文章中采用的应该是S-G-P-S或者S-P-G-S典型结构的四层板,下面以S-G-P-S为例,在这种结构中,顶层信号层以GND为参考平面,是典型的微带线结构,由于这个信号层靠近GND层,其中的噪声信号很容易就可以通过GND层流出去,所以这个信号层的噪声相对较小,也由于其微带线结构,比较容易时行阻抗匹配,所以如果采用这种结构的四层板进行较高速PCB布板时,一般都把关键信号(包括高速的,敏感的等)放在这一层,
也就是LZ所说的“一般来说,DQ,DQS和时钟信号线选择VSS作为参考平面,因为VSS比较稳定,不易受到干扰”
相对来顶层来说,由于底层信号层以VCC(一般不是只有一个网络)作为参考平面,一般认识这个信号层没有顶层那么干净了,所以一般走一些相对来说不太重要的信号,
所以就有LZ所说”地址/命令/控制信号线选择VDD作为参考平面,因为这些信号线本身就含有噪声”
显然在这个问题上并非按常规理解的“电平平面”(并且你自己也不是这样理解的)
在高速板、多层板设计中,常常都把整个PCB层GND层或者电源层。。这样做目的有二,一是保证信号线阻抗匹配,二是提供比较好的电流回路,降低EMI,也就是本贴的重点所在。由于这样分层,一般也把这个电源层或者地层叫做“参考平面”,以靠近某一层称作把这个层作为参考平面,高速板所讲的微带线、带状线也是指这个说的
我们都知道,所有的信号,不管是噪声,电源,还是我们关心的数字模拟信号,最终都是要回到电源地的,
上面文章中采用的应该是S-G-P-S或者S-P-G-S典型结构的四层板,下面以S-G-P-S为例,在这种结构中,顶层信号层以GND为参考平面,是典型的微带线结构,由于这个信号层靠近GND层,其中的噪声信号很容易就可以通过GND层流出去,所以这个信号层的噪声相对较小,也由于其微带线结构,比较容易时行阻抗匹配,所以如果采用这种结构的四层板进行较高速PCB布板时,一般都把关键信号(包括高速的,敏感的等)放在这一层,
也就是LZ所说的“一般来说,DQ,DQS和时钟信号线选择VSS作为参考平面,因为VSS比较稳定,不易受到干扰”
相对来顶层来说,由于底层信号层以VCC(一般不是只有一个网络)作为参考平面,一般认识这个信号层没有顶层那么干净了,所以一般走一些相对来说不太重要的信号,
所以就有LZ所说”地址/命令/控制信号线选择VDD作为参考平面,因为这些信号线本身就含有噪声”
再回到LZ的问题中来,
”假如我的电路板分为TOP、VSS、VDD、BOTTOM。那么我的信号线如果从TOP走到了BOTTOM,这个过程参考平面的选择有什么变化吗?“
这个问题比较复杂,还得从回流路径来说
我们都知道电流回流路径都是选择 阻抗 最小路径回到电源
在低频情况下比较简单,回路阻抗一般认为只有电阻,选择最短路径回到电源
但是在高频的情况,回流就会比较复杂,一般认识,在这个时候回路中电感起主要作用,回流路线位于参考平面中与信号线上方(或下方),所以,在高速板中换层会导致回流路径复杂化,
这时候回流回径是什么样子的,别问我。。。等高手解答
所以如果是高速的关键的信号,自己没把握,最好不要换层。。。
”假如我的电路板分为TOP、VSS、VDD、BOTTOM。那么我的信号线如果从TOP走到了BOTTOM,这个过程参考平面的选择有什么变化吗?“
这个问题比较复杂,还得从回流路径来说
我们都知道电流回流路径都是选择 阻抗 最小路径回到电源
在低频情况下比较简单,回路阻抗一般认为只有电阻,选择最短路径回到电源
但是在高频的情况,回流就会比较复杂,一般认识,在这个时候回路中电感起主要作用,回流路线位于参考平面中与信号线上方(或下方),所以,在高速板中换层会导致回流路径复杂化,
这时候回流回径是什么样子的,别问我。。。等高手解答
所以如果是高速的关键的信号,自己没把握,最好不要换层。。。
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |