这是一个SPI的时钟信号,高电平3.3V,但是低电平在2.2V到0.8V之间,叠加在低电平上的信号频率和SPI主控端的晶振频率接近,会是什么原因引起的呢?
共6条
1/1 1 跳转至页
求助:谁能帮我看看这个波形,低电平在2.2V到0.8V之间,可能是什麽原因引起的?
看了下白皮书,http://www.docin.com/p-181173818.html这个文件第60页,里面好象说只是一个从SPI,SLK应该有主SPI提供,去读字库的话,是两个从SPI连接,没有人提供是SLK时钟
共6条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |