EEPW论坛

本次设计将采用Robei FPGA实现一个简化的MIPS处理器，目的在于探索充分利用Robei FPGA的图形化功能来实现HDL设计的模块化以及层次化设计。

 该处理器将采用的架构是Patterson和Hennessy提出MIPS体系结构的一个8位子集，该处理器只能处理LB、SB、ADD、SUB、AND、OR、SLT及J指令，具有8位的数据通路和8个寄存器。

 本设计将会最终将设计出一个用于测试的版本和一个可综合的版本。
 
最终设计尽请期待~

个人很赞同作者以架构作为这次的主题，因为在系统设计特别是数字系统的设计中，架构的好坏直接决定了最终结果的实现难以以及系统的效率高低。

首先讲一点个人对于Robei FPGA使用的第一感受：
 废话少说，第一眼感觉就是相当之简洁的界面。
 
 具体使用时却发现了很多不足之处，此处提出部分供作者参考：
 1.端口的图标表示可以增加一些的蕴含信息，如位数等，虽说可以采用颜色来区别，当时还是不够明了；

  2.关于快捷键的设置，快捷键还可适当增加一些，如端口选择的切换等；

 3.操作中无撤销操作，这对于修改产生了较大的不便；

 4.工具选择上面，如移动和连线可以增加一个自动切换模式，会增加一定的方便性；
 
 5.连线只能随端口移动，无法进行拖拽操作，有些地方的连线无法进行优化；

 6.对于参数化设计支持不好，参数化有利于设计的重用性；

 7.颜色选择控件最好别采用滑动控件，而采用颜色板之类的比较好，更方便一些；
 
 8.编辑端口属性时需用鼠标操作两次，极为讨厌，看能否双击直接进入属性编辑。
 
个人认为较好的改进：

首先个人已经知道作者考虑到了移动平台的特性，如无鼠标右击的操作等，不过在台式机上还是可以采用那些操作的，因此应该使得该类功能可根据跟人爱好进行配置，这样更加灵活易用。

送给作者一句话：无法做出每个人都喜欢的软件，至少使得讨厌该软件的人少一点…… （ps: 套用的，别见笑哈）