EEPW论坛

01
0
1
2
3
A
B
4
LOOK-UP
TABLE
 
  实际输出   下一输出 
状态  Q2 Q1 Q0 D2 D1 D0
0 0 0 0 0 0 1
1 0 0 1 0 1 0
2 0 1 0 0 1 1
3 0 1 1 1 0 0
4 1 0 0 1 0 1
5 1 0 1 1 1 0
6 1 1 0 1 1 1
7 1 1 1 0 0 0
表2. 函数 
D2
Q1, Q0
00 01 11 10
Q2 0 0 0 1 0
1 1 1 0 1
D2 = Q2Q1Q0 + Q2Q1 + Q2Q0
D1
Q1, Q0
00 01 11 10
Q2 0 0 1 0 1
1 0 1 0 1
简介
ADuC702x系列的输出端有一个片内可编程逻辑阵列，它
由16个带触发器的门电路组成。该胶连逻辑可以用于实现
不同的功能。本应用笔记说明如何实现一个3位计数器，
但同样的原理也适用于简单序列产生。
PLA
可编程逻辑阵列(PLA)可以看作是胶连逻辑，其作用是消
除对简单外部逻辑的需求。它由两个独立的模块组成，每
个模块包含8个单元。各模块可以具有不同的时钟，但同
一模块内的各单元使用相同的模块时钟。
每个单元都包含一个双输入的查找表和一个触发器。查找
表通过配置可以实现任何基于单输入或双输入的逻辑功
能。触发器可以使用模块时钟，也可以旁路模块时钟。
表1. 转换表

AN-831：使用ADuC702x系列实现计数器.pdf