作者:Rob Reeder
相位不平衡反映高速模数转换器对偶次阶失真的抑制程度,了
解这一参数有助于了解模拟输入网络设计中的权衡因素。
使用高速ADC(模数转换器)进行产品开发时,或者评估这些
器件以便用于设计时,必须注意ADC的输出谐波。ADC通常使
用差分输入,使共模噪声和失真降至最低,但只有在平衡和对
称的情况下,这些输入才能发挥最大效用。可以使用一个由两
个RF信号发生器和一个振荡器组成的测试系统, 来测量差分不
平衡对ADC输入的影响。
当ADC的差分模拟输入由于驱动错相而变得不平衡时,器件输
出中的偶次阶失真会提高。下面说明如何测量高速ADC的谐波
性能,以便了解差分不平衡的影响。
测试设置
测试设置(图1)使用两个RF信号发生器驱动2 MHz至300 MHz
频率范围的ADC模拟输入。必须使信号发生器的参考频率彼此
锁定,这样有助于限制相位随时间变化而发生的非预期漂移。
每个信号发生器的输出均通过一个低通滤波器,低通滤波器连
测试高速ADC的模拟输入相位不平衡.pdf
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 | |
【分享评测,赢取加热台】使用8051单片机驱动WS2812被打赏40分 | |
【换取逻辑分析仪】rtthread添加RRH62000传感器驱动-基于野火启明6M5被打赏48分 | |
换逻辑分析仪+Verilog多输入门被打赏27分 |