本应用手册为您提供了设计铁氧体磁珠滤波器网络来为Stratix® IV FPGA隔离共用电源层面的一些指南。
FPGA 技术的发展使数据速率提高到了10 Gbps 以上。为了达到这种数据速率，FPGA 厂商一般要求提供多个隔离的数字和模拟电源层，以单独为FPGA 的内核，I/O，敏感的锁相环(PLL) 和千兆收发器模块供电。因此，电路板上电源分配系统的复杂性大大增加。
由于电路板空间、层数以及成本预算均有限，电路板设计人员发现在这些系统限制内设计其FPGA 电路板越来越困难。对于Stratix IV GX 和 GT 系列千兆位收发器FPGA系列，一种简化电源设计的方法是，在电源共用层面之间保持充分高频隔离的同时，要能够共用类似的电压。常用的策略是使用铁氧体磁珠。
本应用手册介绍了如何正确选择磁珠以及一些设计方面的考虑，例如：反谐振、避免电感-电容(LC) 谐振振荡、传输阻抗分析和直流IR压降最小化，同时还要满足去耦的目标阻抗要求。另外，还介绍了某些情况下使用PCB 布局结构来替代作为电感滤波器元件的铁氧体磁珠的另一种方法。PCB 结构与铁氧体磁珠的性能对比仿真结果，可用于评估验证PCB 结构滤波器网络的效果，同时可以了解其诸多局限性。
详见an583_CN.pdf。