理解Altera CPLD中的时钟
本应用笔记介绍了MAX® II 和MAX V 器件中的外部与内部时序参数以及时序模型。
Altera® 器件提供了与仿真到应用相符合的可预测器件性能。在进行器件编程前,您可以确定设计中最差情况下的时序延迟。
您可以使用以下几种方式来估算传播延迟:
■ Quartus® II TimeQuest 时序分析器
■ 本应用笔记提供的时序模型
■ MAX II器件手册的DC and Switching Characteristics 章节和MAX V器件手册的DC and Switching Characteristics for MAX V Devices 章节中列出的时序参数。详见an629_CN.pdf。
我要赚赏金打赏帖 |
|
|---|---|
| 片外存储Flash使用方法(Arduino IDE环境)被打赏¥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏¥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏¥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏¥22元 | |
| 基于WT9932C61-TINY的环境构建及OLED屏驱动测试被打赏¥20元 | |
| 【S32K3XX】Core-to-Core 中断使用被打赏¥21元 | |
| 「AI编程记录--含源码」用一晚上的时间写一个esp32的示波器被打赏¥19元 | |
| STM32C0116DK开发探索记(3)被打赏¥30元 | |
| STM32C0116DK开发探索记(2)被打赏¥24元 | |
| STM32C0116DK开发探索记(1)被打赏¥29元 | |
我要赚赏金
