使用MAX II 和MAX V CPLD 的内部振荡器
本应用笔记介绍了MAX® II 和MAX V 器件中内部振荡器的例化及其使用。
MAX II 和MAX V 器件提供了一个独特的内部振荡器作为用户闪存(UFM) 的一个组成部分。从该应用笔记介绍的设计实例中可以看到,内部振荡器对需要内部时钟的设计提供了绝佳的选择,从而节省了电路板面积以及与外部时钟电路相关的成本。
本应用笔记介绍了如下几部分内容:
■ 内部振荡器(第1 页)
■ 使用MAX II 和MAX V 器件的内部振荡器(第3 页)
■ 设计实现(第7 页)
■ 源代码(第8 页)
详见an496_CN.pdf。
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |