网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】利用高级Cyclone III FPGA PLL，增加灵活性，提高集成

共1条 1/1 1 跳转至页

【白皮书】利用高级Cyclone III FPGA PLL，增加灵活性，提高集成度

bobgeng
高工
2012-04-14 11:05:32     打赏
【白皮书】利用高级Cyclone III FPGA PLL，增加灵活性，提高集成度
人们在使用FPGA 时，经常忽略它的一个优点——能够集成时钟解决方案。这种集成能力不但降低了系统成本，而且最新的65-nm Altera® Cyclone® III FPGA 支持高级时钟管理和锁相环(PLL) 技术，因此，还极大地提高了设计灵活性。设计人员利用Cyclone III 时钟管理功能，管理整个FPGA 和电路板的时钟系统。而且，由于Cyclone III PLL 集成在FPGA 中，可以利用Altera 的Quartus® II 设计环境，轻松进行设置。详见wp-01036_CN.pdf。
回复
收藏
0



关键词： 白皮书     利用     高级     Cyclone     增加     灵活性         

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航