网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】在DDR3 SDRAM存储器接口中使用调平技术

共1条 1/1 1 跳转至页

【白皮书】在DDR3 SDRAM存储器接口中使用调平技术

bobgeng
高工
2012-04-14 11:18:29     打赏
【白皮书】在DDR3 SDRAM存储器接口中使用调平技术
DDR3 SDRAM存储器体系结构提高了带宽，总线速率达到了600 Mbps 至1.6 Gbps (300 至800 MHz)，它采用1.5V 工作，降低了功耗，90-nm 工艺密度提高到2 Gbits。这一体系结构的确速率更快，容量更大，单位比特的功耗更低，但是怎样才能实现DDR3 SDRAM DIMM 和FPGA 的接口呢? 调平技术是关键。如果FPGAI/O 结构中没有直接内置调平功能，和DDR3 SDRAM DIMM 的接口会非常复杂，成本也高，需要采用大量的外部元件。那么，什么是调平技术，这一技术为什么非常重要?详见wp-01034_CN.pdf。
回复
收藏
0



关键词： 白皮书     SDRAM     存储器     口中     使用     调平     技术    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]