【白皮书】40-nm FPGA功耗管理和优势
40-nm工艺要比以前包括65-nm节点和最近的45-nm节点在内的工艺技术有明显优势。最引人注目的优势之一是其更高的集成度,半导体生产商可以在更小的物理空间中以更低的成本实现更强的功能。密度和性能的提高意义非常大,而当今系统开发人员面临的最大设计问题之一是功耗。
工艺技术在降低功耗上的措施已经发挥到极限。更小的尺寸有利于降低动态功耗( 更小的杂散电容),但是也会增大待机功耗( 增加了漏电流)——如果不采取措施来降低它。Altera 认识到功耗带来的问题,积极采取措施来降低有功功耗和待机功耗。本白皮书详细介绍内核和I/O 的低功耗创新体系结构,以及Altera®Stratix® IV FPGA 实现低功耗、高性能和高密度所采用的工艺技术。和最相近的竞争FPGA 相比, Stratix IVFPGA 密度是其两倍,快35%,而总功耗低50%。
详见wp-01059_CN.pdf。
共1条
1/1 1 跳转至页
【白皮书】40-nm FPGA功耗管理和优势

关键词: 白皮书 40-nm 功耗 管理 优势
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 |