EEPW论坛

        FPGA一般依赖寄存器完成同步时序逻辑设计，一般来说，比较经典的基本可编辑单元的配置是一个寄存器加一个查找表，但是不同厂商的寄存器和查找表的内部结构有一定的差异，而且寄存器和查找表的组合模式也不同。例如：Altera 可编程逻辑单元通常被称为LE(Logic Element，逻辑单元)，有一个Register加一个LUT构成。Altera大多数FPGA将10个LE有机地组合起来，构成更大功能单元--逻辑阵列模块（LAB,Logic Array Block），LAB中出了LE还包含LE间的进位链、LAB控制信号、局部互联线资源、LUT级联链、寄存器级联链等连线与控制资源。Xilinx可编程逻辑单元叫Slice，它是由上下两个部分构成，每个部分都由一个Register加一个LUT组成，被称为LC（Logic Cell，逻辑单元），两个LC之间有一些公用逻辑，可以完成LC之间的配合与级联，Lattice的底层逻辑单元叫PFU（Programmalbe Function Unit，可编程功能单元），它由8个LUT和8~9个Register构成。当然这些可编程单元的配置结构随着器件的发展也在不断更新，最新的一些可编程逻辑器件常常根据设计需求推出一些新的LUT和Register的配置比率，并优化其内部的连接构造。
        学习底层配置单元的 LUT和Rtgister比率的一个重要意义在于器件选型和规模估算，很多器件手册上用期间的 ASIC门级或等效的系统门级表示器件的规模。但是由于目前FPGA内部出了基本可编程逻辑单元外，还包含有丰富的嵌入式RAM,PLL或DLL，专用Hard IP Core（硬知识产权功能核）等。这些功能模块也会等效出一定规模的系统门，所以用系统门权衡基本可编程逻辑单元的数量是不准确的，常常混淆设计者。比较简单科学的方法是用器件的Register和LUT的数量衡量（一般来说两者比率为1:1）例如：Xilinx的Apartan-III系列的XC3S1000有15360个LUT，而Lattice的EC系列LEFC15E也有15360个LUT，所以这两款FPGA的可编程逻辑单元数量基本相当，属于同一规模的产品。同样道理，Altera的Cyclone器件族的EP1C12的LUT数量是12060个，就比前面提到的两款FPGA规模略小。需要说明的是，器件选型是一个综合性问题，需要将设计的需求、成本压力、规模、速度等级、时钟资源、I/O特性、封装、专用功能模块等诸多因素综合考虑。