简介
ADC需要FFT处理器来评估频谱纯度,DAC则不同,利用传统的模拟频谱分析仪就能直接
研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信
号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生,但更复杂的数字
信号则需要利用更精密、更昂贵的字发生器来产生。
评估高速DAC时,最重要的交流性能指标包括:建立时间、毛刺脉冲面积、失真、无杂散
动态范围(SFDR)和信噪比(SNR)。本文首先讨论时域指标,然后讨论频域指标。
DAC建立时间
根据应用的不同,DAC的精确建立时间可能重要,也可能不重要。但对于显示器所用的高
速DAC,由于高分辨率监视器的像素率非常高,该参数特别重要。DAC必须能够在5%到
10%的像素间隔时间内,从全0(黑色电平)变化到全1,这个时间可能相当短。例如,即使
是相对常见的1024 × 768、60 Hz刷新率监视器,其像素间隔时间也只有大约16 ns,这意味
着DAC需要在不到2 ns的时间内建立到至少8位精度(对于8位系统)。
满量程建立时间的基本定义如图1所示。该定义与运算放大器建立时间的定义非常相似。
MT-013:评估高速DAC性能.pdf
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 |