EEPW论坛

何谓正确去耦？有何必要性？
如果电源引脚上存在纹波和 / 或噪声，大多数 IC 都会有某种类型的性能下降。数字 IC 的
噪声裕量会降低，时钟抖动则可能增加。对于高性能数字 IC，例如微处理器和 FPGA，电
源额定容差（例如 ±5%）包含直流误差、纹波和噪声之和。只要电压保持在容差内，数字
器件便符合规范。
说明模拟 IC 对电源变化灵敏度的传统参数是电源抑制比 (PSRR)。对于放大器，PSRR 是
输出电压变化与电源电压变化之比，用比率 (PSRR) 或 dB (PSR) 表示。PSRR 可折合到输
出端 (RTO)或输入端 (RTI)。RTI 值等于 RTO 值除以放大器增益。
图 1 显示典型高性能放大器 (AD8099) PSR 随频率、以大约 6 dB/8 倍频程（20 dB/10 倍频
程）下降的情况。图中显示了采用正负电源两种情况下的曲线图。尽管 PSR 在直流下是
90 dB，但较高频率下会迅速降低，此时电源线路上有越来越多的无用能量会直接耦合至
输出。因此必须一开始就要防止此高频能量进入芯片。一般通过组合电解电容（用于低频
去耦） 、陶瓷电容（用于高频去耦）来完成，也有可能使用铁氧体磁珠。  


MT-101：旋变数字转换器.pdf