piccolo系列的dsp如果出现有源晶振入口与JTAG TCK口冲突怎么办?这个口是复用口,另一个时钟入口也有它用,如果不得不TCK与XCLKIN复用,说明书上说在JTAG模式只需调用系统内部时钟即可。这个是怎么实现呢?是不是侦测TRST是否是低电平,一旦是低电平进入中断修改XCLKINSEL进行外部时钟源的禁用?
共3条
1/1 1 跳转至页
piccolo系列的dsp如果出现有源晶振入口与JTAG TCK口冲突怎么办?
3楼
个人认为在调试的时候会引起冲突,即使你调用系统时钟,但在线仿真的时候其他程序的时钟是否需重新配置?!提供3个思路,要不就是换用石英晶体整荡器作为振荡源,要不就用内部系统时钟,要不就是用串口烧写程序。
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |