应论坛网友 ddllxxrr 的请求,在TI stellaris LM4F232HQC下初始化Uart5,使用fifo的示例源代码:
/*********************************************************************************************************
** Function name: void UART5Init(unsigned long band)
** Descriptions: 初始化串口通信0。
**
** Input parameters: unsigned long band
** Output parameters: None 无
** Returned value: None 无
** Created by: Jobs Zheng
** Created Date: 2012-05-22
**--------------------------------------------------------------------------------------------------------
** Modified by: Jobs Zheng
** Modified date: 2012-05-22
** Version:
** Description: 添加了fifo配置,均为fifo缓冲区的一半
**
*********************************************************************************************************/
void UART5Init(unsigned long band)
{
ROM_SysCtlPeripheralEnable(SYSCTL_PERIPH_UART5);
ROM_SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOE);
ROM_GPIOPinTypeUART(GPIO_PORTE_BASE, GPIO_PIN_4 | GPIO_PIN_5);
ROM_GPIOPinConfigure(GPIO_PE4_U5RX);
ROM_GPIOPinConfigure(GPIO_PE5_U5TX);
ROM_UARTConfigSetExpClk(UART5_BASE, SysCtlClockGet(), band,
(UART_CONFIG_WLEN_8 | UART_CONFIG_STOP_ONE | UART_CONFIG_PAR_NONE));
ROM_IntEnable(INT_UART5);
ROM_UARTIntEnable(UART5_BASE, UART_INT_RX | UART_INT_RT);
ROM_UARTFIFOLevelSet(UART5_BASE, UART_FIFO_TX4_8, UART_FIFO_TX4_8);
ROM_UARTFIFOEnable(UART5_BASE);
ROM_UARTEnable(UART5_BASE);
}
以上初始化代码已经测试成功。
发送数据直接使用UARTCharPutNonBlocking()函数即可。接收使用了中断方式(示例参照官方代码即可)。
TI stellaris LM4F232HQC下初始化Uart5示例源代码
5楼
你好,我现在正在用这个M4的USART5口,但是无论如何发送会串口的数据不对。我下面发送0xA5,接收到的却是0x2D。不知道为何,望解答。
您的这段程序我也试过,同样是这个问题。
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |