一个用于测量,识别和消除对高速串行通信链路的时钟和数据抖动的建议框架
关键词: jitter, clock jitter, data jitter, high-speed serial, signal integrity, SERDES, serializer-deserializer, clock and data recovery, CDR, jitter tolerance, CPRI, common public radio interface, bit error rate, BER, deterministic jitter, random jitter
摘要:作为新的和成功的串行数据标准,从快非常快,设计师必须投入较多的时间,这些高速信号的模拟方面。它不再是足够保持在数字域的零。发现并纠正导致潜在的问题的条件,从而防止这些问题出现在现场,设计师还必须检查其设计参数的境界。信号完整性(SI )工程师必须减轻或消除对系统性能的时序抖动的影响。下面的讨论提供了一个简单实用的程序,表征高速串行数据链路1Gbps和以后。
AN4613.pdf
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 | |
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分 |