这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 物联网技术 » 一个用于测量,识别和消除对高速串行通信链路的时钟和数据抖动的建议框架

共1条 1/1 1 跳转至

一个用于测量,识别和消除对高速串行通信链路的时钟和数据抖动的建议框架

高工
2012-07-04 19:30:14     打赏
一个用于测量,识别和消除对高速串行通信链路的时钟和数据抖动的建议框架

关键词: jitter, clock jitter, data jitter, high-speed serial, signal integrity, SERDES, serializer-deserializer, clock and data recovery, CDR, jitter tolerance, CPRI, common public radio interface, bit error rate, BER, deterministic jitter, random jitter 


摘要:作为新的和成功的串行数据标准,从快非常快,设计师必须投入较多的时间,这些高速信号的模拟方面。它不再是足够保持在数字域的零。发现并纠正导致潜在的问题的条件,从而防止这些问题出现在现场,设计师还必须检查其设计参数的境界。信号完整性(SI )工程师必须减轻或消除对系统性能的时序抖动的影响。下面的讨论提供了一个简单实用的程序,表征高速串行数据链路1Gbps和以后。

 AN4613.pdf 



关键词: 一个     用于     测量     识别     消除     高速     串行     通信         

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]