EEPW论坛

module top( input wire[15:0] din,
input wire clk,
input wire wr,
input wire[7:0] addr,
output wire[15:0] dout
);


oram instance_oram(
.dina(din),
.addra(regaddr),
.wea(wr),
.clka(clk),
.douta(dout)
);
endmodule
我想定义一个reg型的寄存器 存当前地址
怎么写呀，这个寄存器和哪个接口连