不耻下问，没啥

晚上看书，明白了。嘎嘎

昨天由于第一次写Verilog的东西，直接照着版主的教程敲代码。看着代码挺熟悉的，据说像C语言

几个小问题没理解。其中包括怎样将小模块添加到顶层模块中。
今天看书有点理解了。
各个小模块就相当于C语言中的函数。或者C++ 语言中的类，需要在顶层模块中实例化才算是加到程序里边了。

模块的实例化有两种方式：位置映射法，信号名称映射法。
1、位置映射法
    相当于一个类，定义了一个实例。比如我有一个模块名字叫compare_core
    compare_core的接口定义是这样的:
    module    compare_core(result,a,b);
    input        [7:0] a,b;
    output    result;
我要实例这个模块，需要这样写:
    compare_core    inst_compare_core0(result0,a0,b0);  //定义第一个实例，相当于在电路中放入了一个名字为inst_compare_core0的compare_core模块
    compare_core    inst_compare_core1(result1,a1,b1);  ////定义第一个实例，相当于在电路中放入了一个名字为inst_compare_core0的compare_core模块
以此类推

2、信号名称映射法
    利用“.”符号，表明原模块定义时的端口名。
    上述代码改为信号映射法制化是这样的：
    compare_core inst_compare_core0(.result(result0),.a(a0),.b(b0));
    compare_core inst_compare_core1(.result(result1),.a(a1),.b(b1));
    信号映射法同时将信号名称和被引用端口名称列出来，不必遵守严格的顺序定义，也不易出错。可读性和可移植性都比位置映射法好。
   
这是今天晚上的成功，同步更新到进程贴中