请师兄师弟们上传用FPGA产生PWM信号控制LED明暗的例程,最好加上注析,不胜感激....
module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
无法编译,或有没有更好的例程,谢谢...
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |