EEPW论坛

数字电路的电磁兼容设计方法是

    1）在工作指标许可的条件下，采用直流噪声容限高的数字电路。例如，CMOS数字电路的直流噪声容限远高于TTL数字电路的直流噪声容限。

    2）在工作指标许可的条件下，采用开关速度低的数字电路。因为开关速度越高，由它引起的电压或电流的变化越快，就越容易产生电路间的耦合干扰。

    3）提高门槛电压，可以利用在电路前设置分压器或稳压管的方法来提高门槛电压。

    4）悬空长线具有天线效应，易于接收电磁波而产生干扰，为此可用RC网络加以吸收，或作不悬空处理。

    5）采用负载阻抗匹配的措施，即使负载阻抗等于信号线的波阻抗，这样一来将会消除数字信号在传输过程中，由于折射和反射的作用而产生的畸变。比如，在测量一个方波时，如果阻抗不匹配，示波器显示的将不是一个方波，而是一种多次振荡的波形，其原因除了波形失真外，还由于方波信号的多次折射和反射。