EEPW论坛

电路设计规范(中兴—Cadence-Allegro).pdf

第一部分  检查条目............................... 5
1.    原理图制图规范................................ 5
2.    电路设计..................................... 7
2.1      通用要求................................ 7
2.2      逻辑器件应用........................ 8
2.3      时钟设计................................ 9
2.4      保护器件应用...................... 10
2.5      可编程逻辑器件.................. 10
2.6      电源设计.............................. 11
2.7      其他应用经验...................... 12
3.    可靠性设计.................................. 14
4.    信号完整性/电源完整性设计......... 15
5.    系统相关设计.................................. 16
6.    可生产性设计.................................. 17
7.    可测试性设计.................................. 17
7.1      JTAG .................................... 17
7.2      测试点.................................. 18
7.3      电路可测试性...................... 18
7.4      系统可测试性...................... 18
第二部分  详细说明................................ 19
1.    原理图制图规范.............................. 19
2.    电路设计............................. 25
2.1      通用要求.............................. 25
2.2      逻辑器件应用...................... 30
2.3      时钟设计.............................. 41
2.4      保护器件应用...................... 46
2.5      可编程逻辑器件.................. 48
2.6      电源设计.............................. 51
2.7      其他应用经验...................... 55
3.    可靠性设计............................... 58
4.    信号完整性/电源完整性设计......... 59
5.    系统相关设计.................................. 62
6.    可生产性设计.................................. 65
7.    可测试性设计.................................. 66
7.1      JTAG .................................... 66
7.2      测试点.................................. 66
7.3      电路可测试性...................... 66
7.4      系统可测试性...................... 66
附录.......................................... 66
附录 1  部门相关资源列表..................... 66
参考文献.................................. 66
编后记...................................... 66

（转至互联网，仅供大家学习交流）

温馨提示：若您所发内容较多，耗时很长，建议您在发送前copy文档，以免出现错误导致文档丢失。