EEPW论坛

资料不错，有实际应用价值。

原来转换器和放大器中缺少接地引脚，很大一部分原因就在于裸露焊盘的连接！！！

好文章。芯片的EPAD设计确实有些讲究，过孔大了容易漏锡造成虚焊。EPAD设计过大也容易散热过快焊接不良。

文中提到的层叠电容是PCB设计中经常容易被忽视的，这个电容对高频成分有很好的作用，仔细算算这个电容并不小。PCB设计的方方面面都有讲究呀，呵呵

经常参加ADI系列视频有奖问答，感觉好像就像打广告哦，看完这个，就改变观念了。

原来ADI也有自己的创新那，裸露焊盘：
裸露焊盘(EPAD)有时会被忽视，但它对充分发挥信号链的性能以及器件充分散热非常重要。
裸露焊盘，ADI公司称之为引脚0，是目前大多数器件下方的焊盘。它是一个重要的连接，芯片的所有内部接地都是通过它连接到器件下方的中心点。不知您是否注意到，目前许多转换器和放大器中缺少接地引脚，原因就在于裸露焊盘。
关键是将此引脚妥善固定(即焊接)至PCB，实现牢靠的电气和热连接。如果此连接不牢固，就会发生混乱，换言之，设计可能无效。

曾经见过同事为了过安规和EMI检测，把焊盘做成雪花的或是星星的形状，这个往往是两层的，低速的。

ADI在高速的PCB板中采用了裸露焊盘，实现最佳连接：
首先，在可能的情况下，应在各PCB层上复制裸露焊盘，这样做的目的是为了与所有接地和接地层形成密集的热连接，从而快速散热。此步骤与高功耗器件及具有高通道数的应用相关。在电气方面，这将为所有接地层提供良好的等电位连接。

PCB布局需要大量的经验不知道ADI这方面有什么牛叉、快速入门的经验，找工作起码需要布置4层板子以上，还得会高速走线经验，甚至不可理喻的是要求硬件工程师要4年以上的经验，不知道ADI有没有这方面的想法，让年轻的工程师不为工作经验发愁，而是否定了这样的定义那，不需要年限的限制，也是可以完成很不错的高速PCB布局。

去耦和层电容，仅需选择正确大小和正确种类的电容就能降低PDS阻抗。

使用正确的电容，则不需要如此多的电容。这也有助于节省空间和物料。

注意，并非所有电容“生而平等”，即使同一供应商，工艺、尺寸和样式也有差别。如果未使用正确的电容，不论是多个电容还是几个不同类型，都会给PDS带来反作用。

结果可能是形成电感环路。电容放置不当或者使用不同工艺和型号的电容(因而对系统内的频率做出不同响应)。

PDS的任务是将响应电源电流需求而产生的电压纹波降至最低，这点很重要但常被忽略。所有电路都需要电流，有些电路需求量较大，有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠，有助于将因电路的电流需求而产生的电压纹波降至最低。例如，根据所用的去耦策略，如果系统设计的开关电流为1 A，PDS的阻抗为10 m，则最大电压纹波为10 mV。计算很简单：V = IR。

凭借完美的PCB堆叠，可覆盖高频范围，同时在电源层起始入口点和高功率或浪涌电流器件周围使用传统去耦，可覆盖低频范围(<500 MHz)。这可确保PDS阻抗在整个频率范围内均最低。没有必要各处都配置电容；电容正对着每个IC放置会破坏许多制造规则。

由于最佳选项太多，布局考虑总是令人困惑。技术和原则一直是公司设计文化的一部分。工程师喜欢借鉴以前设计中的经验，同时产品上市压力使设计人员不愿更改或尝试新技术。他们拘泥于风险权衡，直至系统内出现重大问题。

在评估板、模块和系统级别，简单的单一接地最佳。良好的电路分割是关键。这也影响到层和相邻层布局。如果敏感层在高噪声数字层以上，请注意可能会发生交叉耦合。组装也很重要；提供给PCB车间或组装车间的制造笔记应善加利用，确保IC裸露焊盘和PCB之间具有可靠连接。

组装不良常常导致系统性能欠佳。靠近电源层入口点和转换器或IC的VDD引脚的去耦总是有利的。然而，为了增加固有高频去耦电容，应使用紧密叠置的电源和接地层(间距4密尔)。此方法不会带来额外成本，只需花几分钟更新PCB制造笔记。

设计高速、高分辨率转换器布局时，很难照顾到所有的具体特性。每个应用都是独一无二的。

太多的借鉴了，什么才是最合适的那？也许没有最合适的，只有刚合适的，毕竟产品开发有开发周期和成本限制，没有最好，只有更好。

2013年3月2日，听了李龙文的《钛金牌电源绿色电源设计》讲座，不错的，一个资深的电源专家，听他说，国内的老板没有太多的钱花在研发上，而且美国钱多，敢于破费，所以一般技术前沿都在美国，唯一的办法，等上3年左右，等美国的技术完全成熟了，可以仿制该技术，能为中国的老板省去大量的研发资金，不过还希望中国能有自己的知识产权，毕竟中国还是要走由中国制造到中国创造的必由之路！

经常参加ADI系列视频有奖问答，感觉好像就像打广告哦，看完这个，就改变观念了。

原来ADI也有自己的创新那，裸露焊盘：
裸露焊盘(EPAD)有时会被忽视，但它对充分发挥信号链的性能以及器件充分散热非常重要。
裸露焊盘，ADI公司称之为引脚0，是目前大多数器件下方的焊盘。它是一个重要的连接，芯片的所有内部接地都是通过它连接到器件下方的中心点。不知您是否注意到，目前许多转换器和放大器中缺少接地引脚，原因就在于裸露焊盘。
关键是将此引脚妥善固定(即焊接)至PCB，实现牢靠的电气和热连接。如果此连接不牢固，就会发生混乱，换言之，设计可能无效。

曾经见过同事为了过安规和EMI检测，把焊盘做成雪花的或是星星的形状，这个往往是两层的，低速的。

ADI在高速的PCB板中采用了裸露焊盘，实现最佳连接：
首先，在可能的情况下，应在各PCB层上复制裸露焊盘，这样做的目的是为了与所有接地和接地层形成密集的热连接，从而快速散热。此步骤与高功耗器件及具有高通道数的应用相关。在电气方面，这将为所有接地层提供良好的等电位连接。

PCB布局需要大量的经验不知道ADI这方面有什么牛叉、快速入门的经验，找工作起码需要布置4层板子以上，还得会高速走线经验，甚至不可理喻的是要求硬件工程师要4年以上的经验，不知道ADI有没有这方面的想法，让年轻的工程师不为工作经验发愁，而是否定了这样的定义那，不需要年限的限制，也是可以完成很不错的高速PCB布局。

去耦和层电容，仅需选择正确大小和正确种类的电容就能降低PDS阻抗。

使用正确的电容，则不需要如此多的电容。这也有助于节省空间和物料。

注意，并非所有电容“生而平等”，即使同一供应商，工艺、尺寸和样式也有差别。如果未使用正确的电容，不论是多个电容还是几个不同类型，都会给PDS带来反作用。

结果可能是形成电感环路。电容放置不当或者使用不同工艺和型号的电容(因而对系统内的频率做出不同响应)。

PDS的任务是将响应电源电流需求而产生的电压纹波降至最低，这点很重要但常被忽略。所有电路都需要电流，有些电路需求量较大，有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠，有助于将因电路的电流需求而产生的电压纹波降至最低。例如，根据所用的去耦策略，如果系统设计的开关电流为1 A，PDS的阻抗为10 m，则最大电压纹波为10 mV。计算很简单：V = IR。

凭借完美的PCB堆叠，可覆盖高频范围，同时在电源层起始入口点和高功率或浪涌电流器件周围使用传统去耦，可覆盖低频范围(<500 MHz)。这可确保PDS阻抗在整个频率范围内均最低。没有必要各处都配置电容；电容正对着每个IC放置会破坏许多制造规则。

由于最佳选项太多，布局考虑总是令人困惑。技术和原则一直是公司设计文化的一部分。工程师喜欢借鉴以前设计中的经验，同时产品上市压力使设计人员不愿更改或尝试新技术。他们拘泥于风险权衡，直至系统内出现重大问题。

在评估板、模块和系统级别，简单的单一接地最佳。良好的电路分割是关键。这也影响到层和相邻层布局。如果敏感层在高噪声数字层以上，请注意可能会发生交叉耦合。组装也很重要；提供给PCB车间或组装车间的制造笔记应善加利用，确保IC裸露焊盘和PCB之间具有可靠连接。

组装不良常常导致系统性能欠佳。靠近电源层入口点和转换器或IC的VDD引脚的去耦总是有利的。然而，为了增加固有高频去耦电容，应使用紧密叠置的电源和接地层(间距4密尔)。此方法不会带来额外成本，只需花几分钟更新PCB制造笔记。

设计高速、高分辨率转换器布局时，很难照顾到所有的具体特性。每个应用都是独一无二的。

太多的借鉴了，什么才是最合适的那？也许没有最合适的，只有刚合适的，毕竟产品开发有开发周期和成本限制，没有最好，只有更好。

2013年3月2日，听了李龙文的《钛金牌电源绿色电源设计》讲座，不错的，一个资深的电源专家，听他说，国内的老板没有太多的钱花在研发上，而且美国钱多，敢于破费，所以一般技术前沿都在美国，唯一的办法，等上3年左右，等美国的技术完全成熟了，可以仿制该技术，能为中国的老板省去大量的研发资金，不过还希望中国能有自己的知识产权，毕竟中国还是要走由中国制造到中国创造的必由之路！