ALLEGRO约束规则设置步骤（以 DDR为例） Dyyxh@pcbtech tzyhust@163.com 本文是我对约束规则设置方面的一些理解，希望对新手能有所帮助。由于本人水平有限， 错误之处难免，希望大家不吝赐教！ 在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 constraint规则，并 将这些规则分配到各类 net group上。下面以 ddr为例，具体说明这些约束设置的具体步骤。 1． 布线要求 DDR时钟: 线宽 10mil，内部间距 5mil，外部间距 30mil，要求差分布线，必需精确匹 配差分对走线误差，允许在＋20mil以内 DDR 地址、片选及其他控制线：线宽 5mil，内部间距 15mil，外部间距 20mil，应走成 菊花链状拓扑，可比 ddrclk线长 1000－2500mil，绝对不能短 DDR数据线，ddrdqs，ddrdm线：线宽 5mil，内部间距 15mil，外部间距 20mil，最好在 同一层布线。数据线与时钟线的......。
资源下载：
——回复可见内容——
| 有奖活动 | |
|---|---|
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
| 打赏帖 | |
|---|---|
| 【笔记】生成报错synthdesignERROR被打赏50分 | |
| 【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分 | |
| 【STM32H7S78-DK评测】Coremark基准测试被打赏50分 | |
| 【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分 | |
| 【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分 | |
| 每周了解几个硬件知识+buckboost电路（五）被打赏10分 | |
| 【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分 | |
| 野火启明6M5适配SPI被打赏20分 | |
| NUCLEO-U083RC学习历程2-串口输出测试被打赏20分 | |
| 【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂