我选择第一种方案:申请PCB板,自行购买元器件焊接
实验名称:电子时钟功能实现
实验概要:完成功能:CPLD通过对时钟芯片DS12C887芯片读写以及LCD1602操作实现电子时钟功能(主要手里有这些芯片)。
之前有参加论坛的FPGA-DIY活动,收益很大,终于发现了硬件工程师的出路了,这次希望参加CPLD-DIY丰富业余生活,增长工作技能,早日摆脱LAYOUT,请求加入CPLD学习队伍中!谢谢老大!
对ISE软件有实践过,有相关装备,对xilinx的PFGA 有编程经历,但基础不牢,请求好好学习的机会,谢谢老大!
共3条
1/1 1 跳转至页
theskyofsnail的 CPLD DIY 申请帖
共3条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |