EEPW论坛

前几次因为各种原因，没有能完整实现项目，但是在整个过程中积累了一些硬件工具和软件资源，比如恒温焊台，比如示波器，慢慢的东西越来越完备。

还是希望能参与到整个项目中来。

=================华丽分割线==============================

我选择第二（一）种方案：申请PCB板，购买组委会提供的元器件包 
实验名称：基于CPLD的低通滤波器设计

实验概要：完成功能：

低通滤波器设计功能实现，

实现对语音信号的处理；

关注这个CPLD的DIY很久了，以前学过的51，F0411，CC2533，STM32等都是C语言编程，虽说有一定的编程基础，但Verilog HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集，也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。