EEPW论坛

我选择第二种方案：申请PCB板，购买组委会提供的元器件包 

实验名称：基于CPLD的EEPROM接口设计 

    完成功能： 
首先，学会CPLD的操作、应用，完成 EEPROM接口功能的实现，并与 AT24C04进行通讯，将电路板工作的时间定期存入EEPROM里，实现累计记录电路板总通电时间的功能。

说明：

 我是今天才关注这个CPLD DIY的，很久没有登录电子工程师论坛了，今天在邮箱里看到这个活动（因为当初注册的邮箱是YAHOO的邮箱，目前将邮件转移到了163的邮箱），很高兴没有错过机会，一直都是在用DSP，以前是C31，现在是F2812，且已经做过几个项目了，但是FPGA一直不会，一直想在所做的项目里加入FPGA或CPLD，但因项目进度问题一直没有突破。今年从深圳国微申请了样片，但器件还不够。对于Verilog HDL接触也不多，想通过贵网站的DIY活动，能熟练掌握CPLD的操作，为后续的FPGA的应用打下基础。希望我能从这次活动中有所收获。

感谢电子工程师论坛举办的这次活动。