EEPW论坛

PSoC 4 移位寄存器 (ShiftReg) 2.20包含：CyShiftReg_V_2.0_ZH_001-79814和CyShiftReg_V_2.20_001-87222_00_V两个文件，其特性及概述为：

特性
 移位寄存器长度可调：2 到 32 位
 同时移入和移出
 右移或左移
 复位输入强制清零移位寄存器
 CPU 或 DMA 可读取移位寄存器值
 CPU 或 DMA 可写入移位寄存器值

概述
      移位寄存器 (ShiftReg) 组件提供基于并行寄存器的数据同步移入和移出操作。CPU 或 DMA 可读/写并行寄存器的值。移位寄存器组件提供与标准 74xxx 系列逻辑移位寄存器类似的通用功能，该系列包括：74164、74165、74166、74194、74299、74595 和 74597。在大多数应用中，移位寄存器组件与其他组件和逻辑配合使用，以创建更高级的特定应用功能，例如用于对移位位数进行计数的计数器。
      在一般的使用中，移位寄存器组件用作 2 到 32 位长度的移位寄存器，在时钟输入的上升沿移位数据。组件的移位方向可配置。可进行右向移位，即最高有效位（MSB）移入输入端，最低有效位（LSB） 移出输出端； 或进行左向移位，即最低有效位（LSB）移入输入端，且最高有效位（MSB）移出输出端。
      移位寄存器的值可通过 CPU 或 DMA 随时写入。当检测到装载（load） 输入端的上升沿时，组件时钟的上升沿会将待处理的数据从 FIFO（之前由 CPU 或 DMA 写入）传输到移位寄存器。当检测到存储（store）输入端的上升沿时，组件时钟的上升沿会将当前移位寄存器的值传输到 FIFO，之后可由 CPU 读取此值。
      装载（load）信号、存储（store）信号和复位信号的任意组合产生的信号均可触发移位寄存器组件的中断操作。

如需此文件，请访问：PSoC 4 移位寄存器 (ShiftReg) 2.20 .rar。