EEPW论坛

　　2011年的暑假是一个不寻常的时间段，这是我大学生涯的最后一个暑假。我有幸参加了11年“瑞萨杯”全国大学生电子竞赛，并且在学校电气信息学院五楼的实验室为此次比赛做全身心的准备。学校为我们提供了较好的学习环境，实验室里面有风扇，还有网络端口，我们可以很方便的利用网络资源查询所需要的资料。一共有51人参加此次的比赛，分成17个队，包含有来自电气信息学院、软件学院和机械学院等不同学院、专业的学生。我们三人小组备选的方向是高频放大和滤波类。在暑期的培训中，我们小组围绕着所选的方向进行了一系列的训练。首先，熟悉了一些平时不常使用，却在此方向较为常用的芯片，例如数模转换芯片、模数转换芯片、程控放大器、DDS、程控滤波器等等。同时也制作了一些较为常用的模块，积累了一些在电路设计方面的经验。在程序编写方面，我们不仅熟悉了单片机编程而且FPGA的编程，为竞赛打好基础。在暑期训练的二十几天里，使得我们有了前所未有的收获。 在做好了一定的准备工作之后，我们决定做一个往年的题目来熟悉比赛。我们选择了09年的程控滤波器。在此题的制作过程中，我们又发现了许多过去所没有注意到的问题，虽然制作的不是十分完整，但在整个过程中，也使我们受益匪浅，也让我们在后来的比赛中少走了许多弯路。在平时的学习中我们大都是以学习课本的理论知识为主，而这次程控滤波器的制作是实践与理论的结合，我们在复习以前学过的知识的同时还要自学很多没有接触过的知识，为我们的程控滤波器设计打好坚实的基础，同时培养了自学能力。三个小组成员的协作与分工，很好的发挥了各自的优点，弥补了各自的不足，使我更加明白了团结与合作的重要性。 比赛是8月31号早上8点开始的，我们在选题初期一直在“LC谐振放大器(D题)”和“简易数字信号传输性能分析仪(E题)”之间徘徊，D题对我们来说电路设计起来较为简单，缺点是调试的指标太难，LC谐振频率调好是一个相当困难的过程，而且在假期我们也没有过相关的训练。而E题则电路设计较为复杂，但是其中的FPGA和单片机编程，信号处理都是我们在假期所训练过的。 所以，十点的时候，经过和老师的商议，我们决定了选择E题作为本次大赛的参赛题目。老师也通过各种渠道给我们寻找好的方案，并同我们三个人一起战斗在实验室。我们在三天的时间里全身心的投入自己的精力，把自己准备的知识和相关模块用在这个系统的设计上去。 在确定题目之后，我们把题目重新逐字逐句的重新审视了一遍，确定了制作方案，并开始着手制作。 首先，我们做的是数字信号发生器，来产生所需要的m序列和伪随机信号序列。我们的方案是在FPGA中存入相应序列，并引出外部时钟引脚，通过控制外部时钟的频率来实现对m序列和伪随机序列波特率的控制。在FPGA的程序编写初期，我们引脚的锁定是随便锁了几个IO口，来接入外部时钟及输出引脚。但我们发现，两组序列分别写入FPGA时，用任何频率的外部时钟都可以触发输出，但是当两组序列同时写入FPGA中时，一组用10M的大频率触发，另外一组用10K的小频率触发时，小频率输出一会之后就停止了输出，并且在复位以前都没有任何方式可以触发输出，这个问题让我们一度想用两块FPGA来做信号发生器。但是，在查资料的时候，偶然发现，原来FPGA芯片是又固定的外部时钟输入引脚的，这个发现让我们恍然大悟，我们重新编写了程序，并按实际外部时钟锁了引脚，终于好用了。触发FPGA的外部时钟，我选择的是单片机内部的PWM波来作为时钟，原因是频率输出稳定，准确，容易控制，而且对于此款单片机的PWM使用我十分熟悉。由于单片机的晶振只有16MHz，用PWM端口输出10M和10k~100k的两路时钟是远远不够的，所以要进行PLL倍频。我先把总线时钟倍频到64M。发现无法利用寄存器分频到10M。所以有倍频到40M，这样就可以稳定的输出10M和10k~100k的两路时钟。 然后，我们进行了伪随机序列的处理。由于题目要求，伪随机序列振幅要100mV，然而经过FPGA产生的序列，全部为TTL电平，所以要进行衰减。我们先后对三种方法进行了尝试。首先是运算放大器衰减，在尝试的过程中我们发现，衰减之后会造成信号的严重失真，使方波编程三角波，而且有些单位1会衰减成低电平。第二种方法是用告诉DA转换芯片。通过控制FPFA的输引脚，把本来应输出的单位TTL电平，转化成并行的两个数据，两个数据在DA芯片转化后产生出压差为100mV的模拟值。第三种方法是直接用一个精密电位器，一

　　脚接PFGA输出端口，三角接地，二脚为输出，但是在调试过程中发现，虽然TTL电平和100mV的时候信号很好，没有明显失真，但是在过程中，会有类似第一种方案的失真。但是考虑到题目要求序列应可以变电到TTL电平。而我们选用的高速DA芯片AD9713，最大压差智能到2.56V无法达到要求，经过商议，我们决定使用第三种精密电位器的方案。 第三步，也是整个题目基础部分的难点，低通滤波器。由于题目要求，只能使用模拟滤波器，所以，在暑期训练时候准备的程控四阶巴特沃兹滤波器就用不了了，我们需要重新制作滤波网络。我们有两种方案可提供选择，一种是无源滤波，应用LC搭建滤波网络。第二种是有源滤波，利用运算放大器搭建滤波网络。经过试验，发现有源滤波效果不佳，所以我们决定选用无缘的LC滤波网络。在搭建三阶巴特沃兹滤波网络的时候，我们发现在电子城所买到的电容和电感都存在着一定的误差，所以，我们在确定原件的时候在面包板上来确定所需要较为标准的元器件。但确定元器件，焊好电路之后发现，在面包板上试验好的滤波器，焊好之后性能并不完全一样。经过研究推断发现，原来面包板的每行铜线上都存在着本身的容抗和感抗，这些都影响这滤波器的性能，虽然所用元器件一样，但是在不容的插接环境影响下，所呈现的滤波器性能不是完全一样的。所以，我们每焊接好一个电路，都经过反复的调试，更换不同的电感和布线的位置，来调整最优值。 第四步，我们进行了放大信号的制作，由于频率较低，且放大增益Af仅为0.2~4。所以我们选择了用AD620及精密电位器来作为信号放大器的主体。焊接与调试也较为简单。 第五步，加法器的制作。首先选择的是反向加法器，但是加出来的信号却发现电平均为负，由于我们选用的高速AD为LTC5510只能转换正电压，对于负压无法转换，也就无法进行后期的处理，所以，我们选用的正向加法器。而正向加法器加出来之后会使电平升高，而且该AD芯片的最高转换仅为2.56V-0V。所以，我们又应用正向加法器的原理，应用运放和电位器制作了一个振幅减半，可以调节中心电位且保证不失真的信号电位调节装置，该装置有效的解决了AD性能所带来的局限性，为后期的信号处理打下了良好的基础。 第六步，进行眼图同步时钟的提取。我们选择的方案是FPGA来产生一个三

　　角波序列，且三角波的频率略低于10KHz，经过外部时钟的低电平清零，从而保证了于m序列的波特率同步。但是在调试过程中我们发现。由于三角波的发出需要外部时钟，同步清零也需要时钟，而FPGA系统无法同时判断两种引脚的边沿触发，所以，智能选择高电平清零。这样，有对我们的单片机终端产生了疑问，由于设计初期，没有考虑到触发问题，所以单片机发出的PWM波所选择的占空比为50%，但是对于高电平清零的同步三角波来说，这个占空比又太大了，这样将无法同步出一个很好的同步三角波。所以，我把占空比调整为1%，近似看成一个脉冲，这样在不影响波特率的情况下，最大程度上完成了三角波的同步。但是在用模拟示波器看眼图的时候才发现，由于始终有一定的高电平，所以始终无法完整的看出眼图，只能看出“半只眼”。 第七部，我们进行的是对m序列的曼彻斯特编码。这种编码方式是曾经在通信原理书中提到过的。所以，我们有重新复习了一遍通信原理中得编码部分，但是我们也犯了一个致命的错误，并没有把波特率提高一倍，而是保留原来的波特率。也可能是到达比赛最后阶段的原因，大家的脑力和体力都已经接近了极限，所以考虑问题也不是像以前那样周全，所以这点被我们大家全都疏忽掉了。 比赛的最后阶段，是进行最后的完善，由于时间不足，无法再进行FPGA中得PLL锁相环DSP的编写，所以我们吧AD转化出来的信号直接经过了DA芯片输出，产生出了要进行扫描的信号，但是我们发现扫描出得信号，并没有经过AD和DA转换之后的好，眼图会有很多噪声。 经过最后简单的调试后，我们进行了封箱。 在9月4号早八点吧箱子放在大连理工大学作品仓库的时候，整个人已经处于极限状态了。四天三夜的刻苦奋战，以及时间不足所无法完善的作品，也使我略微有些遗憾，而一切的结果也只等检测的时刻了。 9月5日八点。接到通知，11点开始检测。我们来到了大连理工大学的赛场，打开箱子。接通电源，开始调试。测试的时候，有几项指标很是差强人意。与想象的很不一样。首先m序列我们直接换成了曼彻斯特编码，而没有进行保留原来的序列，这部分分就没有拿到，而伪随机序列在实验室调好的10MHz突然变为了1.25MHz，这个突然的事故让我们很是失望。但是，在检测过程中，却是也学到了不少知识。检测的牛老师人很好，虽然我们做的不是很好，也依然夸奖

　　我们说思路很好，知识制作有些粗糙。且在滤波网络方面，也教给了我不少知识。首先我们直接在滤波网络上加信号是完全错误的做法，这样做，会使原始信号失真，原因是阻抗不匹配，解决的方法是在滤波网络之前和之后各加上一个电压跟随器，进行阻抗匹配。其实，阻抗匹配在假期的培训中我们也接触过，是用在AD603程控发达器上的，但是比赛做滤波器的时候却谁也没想到，在这也得考虑阻抗匹配，看来还是自己资历尚浅，知识匮乏。 现在回过头来仔细想想，其实当时还是有很多地方其实是可以做的很好的，比如在眼图扫描上，已经发现了只要改变扫描的边沿触发，就可以扫描出较为完整的眼图，却没有花时间考虑这个问题去编写那段程序等等。 通过此次比赛，我认识到自己在学习方法上也存在许多的不足，就拿FPGA的学习来举例，以前学FPGA大都是看书，然后做几个简单的题目，再就是上实验课的时候看一点简短的小程序。这样的学习方法是学不好FPGA的，FPGA的学习要从硬件和软件双方面着手，还要动手做一些硬件和程序的调试，边学理论的同时边做一些相关的实验，自己写程序来调试，实现一些简单的控制要求。这样边实践边通理论的学习才能事半功倍，水到渠成。虽然比赛已经结束了，但是比赛准备阶段的艰辛历程和四天三夜正式比赛激烈的进程时常在我脑海中闪现，我知道了实践才能出真知，知道了理论与实践结合的重要性，知道了知识的学习一定要手、脑、心、口并用。学无止境，我得不断的学习新的知识来充实自己，记住：实践是发现和检验真理的标准。