EEPW论坛

  现在想用FPGA做一个控制用的项目，其中涉及单精度矩阵运算，因此遇到连续几对实数相乘累加的运算。

  浮点的乘法与加法，都考虑用Altera的IP例化，但是Altera没有浮点乘加的函数。前几天想不出这是为何，现在想是不是确实不太好做？

  一般向浮点乘、浮点加这样比较复杂的运算，可以用流水线提高速度。但是连续的乘加，是要把新的乘积加到上一次加法的和上去，但是这个和要在流水线上输出才能得到，这样，实际上也就流不动了。加法流不流水也就没有意义了。

  我想，这是不是低档的FPGA不提供DSP核的原因？