EEPW论坛

克服空翻→边沿触发方式和主从触发方式
4.3 边沿触发器
4.3.1 TTL边沿JK触发器
一、电路结构
二、逻辑功能
三、具有直接置0和置1端的边沿JK触发器
四、JK触发器构成的T触发器和T′触发器
1．JK触发器→T触发器
2．JK触发器→T′触发器
4.3.2 维持阻塞D触发器
一、电路结构
二、逻辑功能
三、具有直接置0和置1端的维持阻塞D触发器
四、D触发器构成的T触发器和T′触发器
1．D触发器→T触发器
2．D触发器→T′触发器
4.4 主从触发器
4.4.1 主从RS触发器
一、电路结构
二、逻辑功能
4.4.2 主从JK触发器
一、电路结构
二、逻辑功能
总结：
触发器的逻辑功能
触发器的触发方式
现代教学方法与手段：用DLCCAI或EWB演示各种MSI触发器的逻辑功能。
用数字逻辑实验箱演示各种集成触发器的逻辑功能和触发方式。
集成触发器中常见的直接置0和置1端

4.3 边沿触发器
为何要用边沿触发器？
同步触发方式存在空翻，为了克服空翻。
边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。
边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。
以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。
4.3.1 TTL边沿JK触发器

一、电路结构

逻辑符号中“ ”表示边沿触发输入。
加小圆圈：表示下降沿有效触发
不加小圆圈：表示上升沿有效触发

二、逻辑功能

四、JK触发器构成的T触发器和T′触发器
T触发器：具有保持和翻转功能的触发器。
T′触发器：只具有翻转功能的触发器。

1．JK触发器→T触发器
令JK触发器的J=K=T
T触发器特性方程

4.3.2 维持阻塞D触发器

一、电路结构

二、逻辑功能与触发方式

㈠ 逻辑功能

1．设输入D＝1

⑴ 在CP＝0时，保持。
因D＝1，G6输入全1，输出Q6＝0，它使Q4＝1、Q5＝1。
⑵ 当CP由0跃变到1时，触发器置1。
在CP＝1期间，②线阻塞了置0通路，故称②线为置0阻塞线。
③线维持了触发器的1状态，故称③线为置1维持线。

2．设输入D＝0

⑴ 在CP＝0时，保持。
因D＝0，G6输出Q6＝1，这时，G5输入全1，输出Q5＝0。
⑵ 当CP由0正跃到1时，触发器置0。
在CP＝1期间，①线维持了触发器的0状态，故称①线为置0维持线。
④线阻塞了置1通路，故称④线为置1阻塞线。

可见，它的逻辑功能和前面讨论的同步D触发器的相同。因此，它们的特性表、驱动表和特性方程也相同。

㈡ 触发方式——边沿式

维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿D触发器。

三、具有直接置0和置1端的维持阻塞D触发器

图4.3.5（a）所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图。

四、D触发器构成的T触发器和T′触发器

4.4 主从触发器
1．主从触发器与边沿触发器同样可以克服空翻。
2．结构：主从结构。内部有相对称的主触发器和从触发器。
3．触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。
总体效果上与边沿触发方式相同。
状态更新的时刻只发生在CP信号的上升沿或下降沿。
4．优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。
主从触发器是在同步RS触发器的基础上发展出来的。

各种逻辑功能的触发器都有主从触发方式的，即：
主从RS触发器、主从JK触发器、主从D触发器、
主从T触发器、主从T′触发器。

4.4.1 主从RS触发器
一、电路结构

由两个同步RS触发器串联组成的，上面的为从触发器、下面的为主触发器。
G门的作用是将CP反相为 ，使主、从两个触发器分别工作在两个不同的时区内。

二、逻辑功能

1．当CP＝1时， ＝0，
从触发器被封锁，保持原状态不变。
主触发器工作，接收R、S信号，主触发器的状态按RS逻辑功能更新。
2．当CP由1↓0时，即CP＝0、＝1。
主触发器被封锁，不受R、S端输入信号的控制，且保持原状态不变。
从触发器跟随主触发器的状态翻转。

4.4.2 主从JK触发器

一、电路结构

逻辑符号中“┐”：表示主从触发输出。

二、逻辑功能

（CP下降沿到来有效）（4.4.4）

总结：触发器的两要素：
㈠ 逻辑功能
1．描述方法：逻辑符号、特性表、驱动表、特性方程

⑴ 逻辑符号
图中“ ”表示边沿触发输入。
加小圆圈：表示下降沿有效触发
不加小圆圈：表示上升沿有效触发
图中“┐”表示主从触发输出。

⑵ 特性表

㈡ 触发方式

1．基本RS触发器
直接电平触发（低电平有效/高电平有效），无CP
2．同步触发
CP的（高/低）电平期间触发，
即在整个电平期间接收信号RS/JK/D/T、
在整个电平期间状态相应更新。
所以存在空翻。
3．边沿触发
只在CP的↑或↓边沿触发
即只在CP的↑或↓边沿接收信号RS/JK/D/T、
只在CP的↑或↓边沿状态更新。
克服空翻。
4．主从触发
有主、从两个触发器，在CP的高/低电平期间交替工作、封锁。
只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T、
只在CP的↑或↓边沿总的输出状态更新。

用数字逻辑实验箱演示各种集成触发器的逻辑功能和触发方式。

现代教学方法与手段：用DLCCAI或EWB演示各种MSI触发器的逻辑功能。

集成触发器中常见的直接置0和置1端

非号：低电平有效，
直接（异步）：不受CP的影响。