看到网上一篇画PCB的经验,有相同的感觉.摘引分享一下给坛子的朋友。
PCB板的绘制经验总结:
(1):画原理图的时候管脚的标注一定要用网络 NET不要用文本TEXT否则导PCB设计的时候会出问题
(2):画完原理图的时候一定要让所有的元件都有封装,否则导PCB的时候会找不到元件
有的元件在库里找不到是要自己画的,其实实际中还是自己画好,最后有一个自己的库,那才叫方便呢。画的过程是启动FILE/NEW——》选择SCH LIB——》这就进入了零件编辑库——》画完后在该元件上又键TOOLS—RENAME COMPONENT可重命名元件。
元件封装的画发跟这个也一样,但是选择的是PCB LIB,元件的边框是在是在TOPOverlay层,为黄色。
(3):画完后要给元件按顺序重命名,选择TOOLS工具————》ANNOTATE注释然后选择顺序
(4):在转化成PCB前,要生成报表,主要是网络表 选择DESIGN设计————》Creat Netlist创建网络表
(5):还有就是要检查电器规则:选择TOOLS――.>ERC
(6): 然后就可以生成PCB了生成的过程若有错误一定把原理图修改正确了再生成PCB
(7):PCB首先一定要步好局,应让线走的越短越好,过孔越少越好。
(8):画线之前先设计规则:TOOLS―――Design Rules, Routing中的Clearance Constrain的GAP设计时可选10也可选12,ROUTING VIA STYLE中设置过孔,汉盘的最大外直径最小外直径,最大内直径,最小内直径的大小。Width Constraint 设置的是线的宽度,最大最小
(9):画线的宽度一般普通的就12MIL,外围一圈电源和地线就120或100,片子的电源和地就50或40或30,晶镇线要粗,要放在单片机旁,公用线要粗,长距离线要粗,线不能拐直角要45度,电源和地还有其他的标志一定要在TOPLAY中标明,方便调试连线。
若发现图不正确,一定要先改原理图,再用原理图更PCB.
(10):VIEW选项里最下边的选项可以选英制还是毫米。
(11):为了提高板子的抗干扰性,最好最后敷铜,选择敷铜图标,出现 对话框,该图中Net Option选择连接的网络,,其下的两个选项要选上,HATCHING STYLE,选择敷铜的形式,这个随便。GRID SIZE是敷铜格点间距,TRACK WIDTH设置线宽与我们画PCB的线宽要一致,LOCKPrimitives比选,其他的两项按图上做就可。
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |